背景技术：
开关二极管具有开关速度快、体积小、寿命长、可靠性高等特点，广泛应用于电子设备的开关电路、检
波电路、高频和脉冲整流电路及自动控制电路中。针对于开关二极管，最重要的特点是高频条件下的表
现。
高频条件下，二极管的势垒电容表现出来极低的阻抗，并且与二极管并联。当这个势垒电容本身容值达
到一定程度时，就会严重影响二极管的开关性能。因此开关二极管的速度是影响二极管性能的主要指标
。
依据开关二极管的用途，因此其独特的功能，无法被击穿电路等取代。随着电路技术要求的发展，高速
开关二极管芯片的需求也越来越多。
技术实现要素：
为克服上述现有技术的不足，本实用新型提供了一种高速开关二极管芯片，其具有版图设计简单、工艺
制程方便、具有普及性，且具有关断时间小的效果。
为实现上述目的，本实用新型的一个或多个实施例提供了如下技术方案：
一种高速开关二极管芯片，所述芯片横截面为圆形，包括：
衬底，所述衬底上表面生长有外延层；所述外延层上表面为第一氧化层，所述第一氧化层上光刻环形隔
断槽，所述隔断槽内为扩散区，所述隔断槽外为截断环；
所述第一氧化层上表面为第二氧化层，所述第二氧化层上光刻引线孔；
所述光刻引线孔内延伸至第二氧化层上表面设有蒸铝层。
进一步地，所述衬底的材料选择＜111＞为晶向，电阻率为0.006Ω·cm～0.008Ω·cm的低阻硅单晶片。
进一步地，所述外延层的材料选择生长有厚度8μm～12μm、掺杂浓度Nc＝1.7～1.8×1015/cm3外延层的
硅晶片。
进一步地，所述的扩散结深最大为3μm。
进一步地，所述衬底下表面设有蒸金层。
进一步地，所述芯片上表面围绕蒸铝层还设有钝化层。
进一步地，所述第一氧化层和第二氧化层为二氧化硅层；所述钝化层为二氧化硅/四氮化三硅混合层。
进一步地，所述芯片的横向版图上，扩散区面积不大于1.33×105μm2。
进一步地，所述版图上蒸铝层未被钝化层覆盖的区域为键合区，面积不小于7850μm2。
进一步地，所述版图最大线宽1μm。
以上一个或多个技术方案存在以下有益效果：
(1)本实用新型芯片版图采用圆形设计，使得版图尺寸尽可能小，且采用蒸金工艺，能够有效缩短开关
时间，使得高速开关二极管开关时间小于5ns；
本实用新型芯片采用截断环设计，扩散区扩散的同时，在扩散区外围同时形成截断环。此截断环可以阻
止外围的游离重金属离子进入扩散区，同时能够固定截断环内部的重金属离子的游离，达到二极管漏电
在纳安级的要求。
本实用新型外延层采用生长有厚度8μm～12μm、掺杂浓度Nc＝1.7～1.8×1015/cm3外延层的硅晶片，使
得击穿电压能够大于100V。
本实用新型芯片版图尺寸小以及采用钝化工艺，能够有效减少反向漏电流，反向漏电流小于25nA。
(2)本实用新型工艺流程设计通用，有利不同生产线加工生产该大功率抗辐射芯片。
附图说明
构成本实用新型的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说
明用于解释本申请，并不构成对本申请的不当限定。
图1为本实用新型实施例一所述高速开关二极管芯片的纵向剖面结构图；
图2为本实用新型实施例一所述高速开关二极管芯片的横向版图示意图；
图3为本实用新型实施例一所述高速开关二极管芯片横向版图中扩散区和截断环分布示意图；
图4为本实用新型实施例一所述高速开关二极管芯片横向版图布局优选尺寸示意图；
图5(a)-(j)为本实用新型实施例二所述高速开关二极管芯片生产工艺流程示意图。
具体实施方式
应该指出，以下详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的
所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施
方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应
当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、
组件和/或它们的组合。
在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
正如背景技术所介绍的，现有技术中存在二极管势垒电容本身容值严重影响二极管的开关性能，导致开
关时间长等不足，为了解决如上的技术问题，本实施例提出了一种高速开关二极管芯片，如图1所示，
所述芯片横截面为圆形，包括：
衬底，衬底上表面生长有外延层；
所述外延层上表面为第一氧化层，所述第一氧化层上光刻环形隔断槽，所述隔断槽内为扩散区，所述隔
断槽外为截断环；
所述第一氧化层上表面为第二氧化层，所述第二氧化层上光刻引线孔；
所述光刻引线孔内延伸至第二氧化层上表面设有蒸铝层；
所述衬底下表面设有蒸金层；
所述芯片上表面还设有钝化层，所述钝化层上设有开口，使得蒸铝层不被覆盖，该区域记为键合区。
其中，第一氧化层和第二氧化层为二氧化硅层；钝化层为二氧化硅/四氮化三硅混合层。
所述外延层和衬底层构成外延片。其中，衬底的材料选择＜111＞为晶向，电阻率为0.006Ω·cm～0.008Ω
·cm的低阻硅单晶片；外延层的材料选择生长有厚度8μm～12μm、掺杂浓度Nc＝1.7～1.8×1015/cm3外延
层的硅晶片，作为管芯制造的材料。
所述的扩散结深最大为3μm。
所述芯片的横向版图结构为圆形设计，如图2-4，包括键合区和扩散区；
所述的扩散区面积不大于1.33×105μm2，所涉及的高速开关二极管的结电容不大于2.8pF；从而满足快关
时间能够小于5ns。
所述的键合区设计不能小于7850μm2；以便于后续封装。
所述版图上最大线宽1μm。
图4是一个版图平面尺寸的优选实施例，其中，版图外圈半径为110μm，截断层半径为95μm，扩散区半
径为75μm。
本实施例采用圆形设计，使得版图尺寸尽可能小，能够有效缩短开关时间和减少反向漏电流，加上外延
层采用生长有厚度8μm～12μm、掺杂浓度Nc＝1.7～1.8×1015cm3外延层的硅晶片，使得击穿电压能够大
于100V。
采用了截断环设计，扩散区扩散的同时，在扩散区外围同时形成截断环。此截断环可以阻止外围的游离
重金属离子进入扩散区，同时能够固定截断环内部的重金属离子的游离，达到二极管漏电在纳安级的要
求。
采用金扩散工艺，采用金为复合中心。我们通过大量实验研究了金扩散器件的特性，表明：在扩散时间
一定的条件下,随着金扩散温度的升高，反向恢复时间trr呈线性下降趋势；并且相同扩散温度条件下,电
阻率越大的芯片trr值越小，随着金扩散时间的增加,trr值逐渐减小。低正向压降减少了导通损耗，低反
向恢复时间减少了开关损耗。通过调整扩散温度和时间有助于优化芯片性能和效率。所有性能都得到整
合：减少了功率消耗、降低了开关损耗，同时加强了电源的效率和可靠性。通过攻关，将金扩散工艺的
温度上述工艺。我们掌握了成熟的开关二极管金扩散工艺，能够精确控制少子寿命以减小开关时间。
实施例二
本实施例的目的是提供所述高速开关二极管的生产工艺，包括一次氧化、扩散区光刻、扩散区扩散、二
次氧化、引线孔光刻、蒸金、金扩散、磨片、蒸铝、铝反刻、合金、钝化，具体地，包括以下步骤：
(1)一次氧化，在外延层表面生成二氧化硅薄膜；
工艺参数为：温度1000℃～1200℃，氧气流量3.3～5.3L/min，氢气3.3～5.3L/min，时间65～75min；
(2)扩散区光刻，扩散区面积不大于1.33×105μm2；
工艺参数为：匀胶转速不小于4000转/min；曝光时间不小于35s。
(3)扩散区扩散，得到扩散区和截断环；
工艺参数为：温度930℃～960℃，氮气流量7～11L/min，时间15～25min；
(4)二次氧化；
工艺参数为：温度1050℃～1120℃，氧气流量2～3L/min，氢气2～3L/min，时间80～100min；
(5)引线孔光刻；
工艺参数为：匀胶转速不小于4000转/min；曝光时间不小于35s。
(6)在衬底下表面执行蒸金工艺；
工艺参数为：真空压强≤5Pa，蒸发电压9～10L/min，预蒸时间5～63s，蒸发时间20～30s；
(7)进行金扩散；
工艺参数为：温度1040℃～1055℃，氮气流量3～4L/min，时间25～35min；
磨片磨头速度10～25μm/min，磨片厚度250～310μm；
(8)在外延层上表面执行蒸铝工艺，得到铝层；
工艺参数为：真空度蒸发电压9.5～10.5KV，蒸发速率蒸发厚度合金温度440℃～460℃，氧气流量7～
9L/min，氮气流量7～9L/min，氢气2～3L/min，时间30～50min；
(9)进行铝反刻，保留大小略大于引线孔的铝层，即为键合点；
工艺参数为：匀胶转速不小于4000转/min；曝光时间不小于35s。
(10)在芯片上表面执行钝化工艺；
工艺参数：温度340℃～360℃，一氧化二氮流量30～50mL/min，硅烷流量25～35mL/min，氨气10～
25mL/min，时间20～40min。
如图5所示，图5(a)-(j)依次为一次氧化、扩散区光刻、扩散区扩散、二次氧化、引线孔光刻、蒸金、金
扩散、蒸铝、铝反刻、钝化、刻蚀铝电极。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可
以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含
在本申请的保护范围之内。
上述虽然结合附图对本申请的具体实施方式进行了描述，但并非对本申请保护范围的限制，所属领域技
术人员应该明白，在本申请的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各
种修改或变形仍在本申请的保护范围以内。
技术特征：
1.一种高速开关二极管芯片，其特征在于，所述芯片横截面为圆形，包括：
衬底，所述衬底上表面生长有外延层；所述外延层上表面为第一氧化层，所述第一氧化层上光刻环形隔
断槽，所述隔断槽内为扩散区，所述隔断槽外为截断环；
所述第一氧化层上表面为第二氧化层，所述第二氧化层上光刻引线孔；
所述光刻引线孔内延伸至第二氧化层上表面设有蒸铝层。
2.如权利要求1所述的一种高速开关二极管芯片，其特征在于，所述衬底的材料选择＜111＞为晶向，电
阻率为0.006Ω·cm～0.008Ω·cm的低阻硅单晶片。
3.如权利要求1所述的一种高速开关二极管芯片，其特征在于，所述外延层的材料选择生长有厚度8μm～
12μm、掺杂浓度Nc＝1.7～1.8×1015/cm3外延层的硅晶片。
4.如权利要求1所述的一种高速开关二极管芯片，其特征在于，所述的扩散结深最大为3μm。
5.如权利要求1所述的一种高速开关二极管芯片，其特征在于，所述衬底下表面设有蒸金层。
6.如权利要求1所述的一种高速开关二极管芯片，其特征在于，所述芯片上表面围绕蒸铝层还设有钝化
层。
7.如权利要求6所述的一种高速开关二极管芯片，其特征在于，所述第一氧化层和第二氧化层为二氧化
硅层；所述钝化层为二氧化硅/四氮化三硅混合层。
8.如权利要求1所述的一种高速开关二极管芯片，其特征在于，所述芯片的横向版图上，扩散区面积不
大于1.33×105μm2。
9.如权利要求8所述的一种高速开关二极管芯片，其特征在于，所述版图上蒸铝层未被钝化层覆盖的区
域为键合区，面积不小于7850μm2。
10.如权利要求8所述的一种高速开关二极管芯片，其特征在于，所述版图最大线宽1μm。
技术总结
本实用新型公开了一种高速开关二极管芯片，所述芯片横截面为圆形，包括：衬底，所述衬底上表面生
长有外延层；所述外延层上表面为第一氧化层，所述第一氧化层上光刻环形隔断槽，所述隔断槽内为扩
散区，所述隔断槽外为截断环；所述第一氧化层上表面为第二氧化层，所述第二氧化层上光刻引线孔；
所述光刻引线孔内延伸至第二氧化层上表面设有蒸铝层。本实用新型能够使高速开关二极管开关时间小
于5ns，击穿电压大于100V，反向漏电流小于25nA。
更多开关二极管内容，请访问RS官网。
